Jornal de Ciência de Energia Nuclear e Tecnologia de Geração de Energia

Implementação de um controlador de queda de tensão programável Vlsi

Meenaakshi Sundhari RP, P. Anantha Christu Raj, D Haripriya, Vishal Moyal, S. Ravikumar e Chandra Mukherjee

Este estudo oferece um novo conjunto de portas de área de prática sincronizada (FPGAs), para minimizar a utilização de eletricidade. A arquitetura bit-serial simultânea é apresentada na figura para minimizar o consumo de energia e a sincronização de tempo das estruturas de comutação. Os investigadores oferecem um sistema de controlo de energia refinado com cada base de dados Look-up para minimizar a energia estática pelo comprimento do canal, que é agora equivalente ao dinâmico (LUT). Um processador de 90 nm é o VLSI programável em campo planeado. O seu consumo de eletricidade é 42% inferior ao do projeto sequencial.