Mallaiah A, Swamy GN e Padmapriya K
Em PCs computadorizados, o número de operações aritméticas, o comparador é a unidade de equipamento vital, composta pela inovação CMOS. Outro procedimento denominado Quantum Cellular Automata (QCA) suplantará os contornos CMOS, tendo alavancagem em relação à zona, utilização de controle e latência. Os circuitos QCA primários planejados com as entradas do inversor e do eleitor majoritário. Neste artigo, utilizamos o método de clocking 180º fora de fase do relógio híbrido para delinear o comparador de 1 bit e contrastar e os resultados atuais. O novo plano de cruzamento de fios proposto diminui a quantidade de células necessárias para as necessidades de configuração, energia e área. Além disso, planejamos um comparador de 2 bits com 11 números de eleitores majoritários, 2 números de crossovers com área de 0,38 um^2, 203 números de células. O contraste do comparador de 1 bit projetado e os resultados anteriores onde células, região, adiam demonstram 53,57%, 50%, 33,32% de melhoria, respectivamente.